พื้นที่ การพิมพ์หิน บนชิปที่ใช้ในโปรเซสเซอร์อย่างที่เราทราบกันดีว่าชิปเหล่านี้ประสบปัญหาในการลดขั้นตอนการผลิตมานานและเรากำลังเห็นว่านาโนเมตรมีขนาดเล็กลงเรื่อย ๆ อย่างไรก็ตามเมื่อพูดถึง หน่วยความจำ 3D NAND มัน "ติด" อยู่ที่ 40nm มาระยะหนึ่งแล้วและแนวโน้มก็ยังคงเป็นเช่นนั้นอย่างน้อยก็ในระยะกลาง ทำไม พวกเขาไม่ปรับปรุงการพิมพ์หิน แห่งความทรงจำ? เราจะบอกคุณทุกอย่างด้านล่าง
เทคโนโลยี 3D NAND เปิดตัวครั้งแรกในปี 2013 และ ซัมซุง ทำได้ดีมากในการปรับปรุงในปี 2015 อย่างไรก็ตามตั้งแต่นั้นมาทั้ง Samsung และคู่แข่งไม่ได้ทำการปรับปรุงหน่วยความจำนี้เพิ่มเติมนอกเหนือจากการสร้างเลเยอร์เพิ่มขึ้นเรื่อย ๆ เพื่อเพิ่มความหนาแน่น ดังนั้นหากหน่วยความจำ 3D NAND เป็น 40 นาโนเมตรทำไมเราไม่เห็นการปรับปรุงด้วยโหนดที่เล็กกว่าเช่น 32nm, 20nm เป็นต้น?
คำตอบก็คือมัน แทบจะเป็นไปไม่ได้เลยที่จะลดการพิมพ์หิน เนื่องจากช่องทางการสื่อสารระหว่างเลเยอร์ถูกผลิตขึ้นโดยเฉพาะอย่างไรและเราจะอธิบายให้คุณทราบด้านล่างนี้
นี่คือวิธีการผลิตช่อง 3D NAND ที่ 40 นาโนเมตร
เพื่ออธิบายว่าเหตุใดการพิมพ์หินของหน่วยความจำ 3D NAND จึงไม่สามารถลดลงได้มากกว่านี้เราจะใช้โครงสร้าง BiCS ของ Toshiba (ปัจจุบันใช้โดย KIOXIA) เป็นตัวอย่าง
- ประการแรกรูที่แคบมากจะถูกสร้างขึ้นในทุกชั้นของ 3D NAND ปัจจุบันรูเหล่านี้มีอัตราส่วนกว้างยาวประมาณ 60: 1 ซึ่งน่าทึ่งมาก พิจารณาว่าสำหรับการพิมพ์หินนี้รูที่มีเส้นผ่านศูนย์กลางหนึ่งนิ้ว (2.5″) จะยาว 1.5 เมตร รูเหล่านี้เป็นแบบนี้โดยผนังเกือบจะขนานกันอย่างสมบูรณ์แบบจากบนลงล่างซึ่งผ่านทุกชั้นของวัสดุและทำหน้าที่สื่อสารซึ่งกันและกัน
- จากนั้นรูเหล่านี้จะเต็มไปด้วยความแม่นยำสูงด้วยวัสดุ 5 ชั้น:
- ชั้นเริ่มต้นคือซิลิกอนออกไซด์ (SiO2) ซึ่งทำให้รูแคบลง สิ่งนี้จะแสดงเป็นสีน้ำเงินซีดในแผนภาพที่เราจะใส่ด้านล่าง
- จากนั้นจึงหุ้มด้วยซิลิกอนไนไตรด์ (Si3N4) บาง ๆ อีกชั้นจากบนลงล่างทำให้รูแคบลง นี่คือชั้นดักจับประจุและแสดงเป็นสีเหลือง
- มีชั้นที่สามของ SiO2 ที่บางมากซึ่งทำให้รูแคบลง
- ชั้นถัดไปคือโพลีซิลิคอนนำไฟฟ้า เลเยอร์นี้จะแสดงเป็นสีแดงและทำหน้าที่เป็นช่องทางการส่งข้อมูล
- ในที่สุดช่องว่างเล็ก ๆ ที่ยังคงอยู่ก็เต็มไปด้วย SiO2 (สีน้ำเงิน) อีกครั้ง ฟิลเลอร์ฉนวนขั้นสุดท้ายนี้ช่วยให้คลองบาง "บาง" ทำงานได้ดีขึ้นและมีเสถียรภาพมากขึ้น
ดังนั้นความหนาของชั้นที่อุดรูจึงเป็นตัวกำหนดเส้นผ่านศูนย์กลางขั้นต่ำและแม้ว่าเราจะแสดงให้เห็นว่า "ใหญ่" ในความเป็นจริงแล้วความหนาของชั้นในแต่ละชั้นมีความหนาเพียงไม่กี่อะตอมและในทางปฏิบัติก็เป็นไปไม่ได้ เล็กกว่า .
ด้วยเหตุนี้หน่วยความจำ 3D NAND จึงต้องคงอยู่ที่ 40 นาโนเมตรสำหรับอนาคตอันใกล้และนั่นคือเหตุผลที่ความพยายามทั้งหมดของผู้ผลิตในช่วงเวลาที่ผ่านมาคือการเพิ่มจำนวนเลเยอร์ที่ผ่านช่องทางการสื่อสารเหล่านี้ตรรกะภายในเมทริกซ์และ ปรับปรุงการตั้งค่าบันได แต่ไม่ช่วยลดการพิมพ์หินเพราะ ณ จุดนี้แทบจะเป็นไปไม่ได้ทางกายภาพ
