ไม่มีเศษเล็กเศษน้อยอีกต่อไปกฎของมัวร์สิ้นสุดลงแล้ว

กฎของมัวร์ที่มักถูกเข้าใจผิดมีการประกาศการสิ้นสุดหลายครั้งในช่วงไม่กี่ปีที่ผ่านมา อย่างไรก็ตาม จากการประกาศล่าสุดของ TSMC เกี่ยวกับโหนด 3 นาโนเมตร คำกล่าวอ้างนั้นอาจเป็นจริงได้ อย่างน้อยก็ในแง่ของการรวมทรานซิสเตอร์ประเภทหนึ่งที่ใช้กันอย่างแพร่หลายในโปรเซสเซอร์ทุกประเภท และนี่จะเป็นตัวขัดขวางการพัฒนาชิปในปีต่อๆ ไป

ข่าวร้าย: พวกเขาไม่สามารถลดขนาดของ SRAM ได้อีกต่อไป

ตามปกติในแต่ละโหนดการผลิตใหม่ เราพบว่าทรานซิสเตอร์ ไม่ว่าจะเป็นลอจิกหรือหน่วยความจำ จะปรับขนาดให้เล็กลง ในกรณีของหน่วยความจำ นี่หมายถึงหน่วยความจำภายในที่ใหญ่ขึ้นหรือเพียงแค่สามารถใส่หน่วยความจำได้มากขึ้นในพื้นที่เดียวกัน อย่างไรก็ตาม โหนด 3 นาโนเมตรของ TSMC นำเสนอข่าวร้ายเมื่อพูดถึงการปรับขนาด SRAM จากโหนด 5 นาโนเมตรที่ใช้อยู่ในปัจจุบัน

ในระหว่างการประชุมที่งาน IEEE International Electron Devices Meeting (IEDM) ครั้งที่ 68 ซึ่งมีวิศวกรมากกว่า 1000 คนจากอุตสาหกรรมมารวมตัวกัน และดังนั้น คนที่ออกแบบฮาร์ดแวร์ที่คุณใช้ในพีซีของคุณ ทั้งแบบสั้นและแบบกลาง มีการกล่าวถึงการพัฒนาระยะของอุตสาหกรรม ทีมงาน TSMC ได้พูดคุยเกี่ยวกับโหนด 3 นาโนเมตรที่จะใช้กับโปรเซสเซอร์ Ryzen ในอนาคตและโดย Appleรวมถึงกราฟิกการ์ด GeForce และ Radeon เจนเนอเรชั่นอนาคต เกิดอะไรขึ้น? โรงหล่อของไต้หวันได้แจ้งข่าวร้ายอย่างมาก

เพื่อให้เข้าใจถึงสิ่งที่เกิดขึ้น เราต้องเริ่มจากข้อเท็จจริงที่ว่า TSMC มีโหนด 3 นาโนเมตรสองแบบ

• ตัวแรกที่เรียกว่า N3B สามารถสร้าง SRAM ที่มีความหนาแน่น 0.0199 ตารางไมโครเมตรต่อบิต ซึ่งลดลงเพียง 5% จากโหนด 5 นาโนเมตร
• สำหรับรุ่นอื่น N3E นั้นไม่มีการปรับขนาดใด ๆ ซึ่งหมายความว่าพื้นที่ที่ถูกครอบครองโดย SRAM ภายในโปรเซสเซอร์จะเพิ่มขึ้น

เป็นชิ้นสำคัญ

เนื่องจากมีการใช้ SRAM เพื่อสร้างหน่วยความจำภายในที่จำเป็นสำหรับโปรเซสเซอร์ในการทำงาน เช่น รีจิสเตอร์และแคช ดังนั้นจึงเป็นองค์ประกอบที่สำคัญและข้อจำกัดนี้ไม่สามารถทำลายความก้าวหน้าหลายอย่างที่คาดหวังไว้สำหรับโปรเซสเซอร์รุ่นอนาคต ซึ่งมีแนวโน้มว่าจะนำหน่วยความจำเข้าใกล้โปรเซสเซอร์มากขึ้นเพื่อลดปัญหาเวลาแฝง และการใช้พลังงานในการย้ายข้อมูล

ดังนั้น สำหรับปัญหาของการเคลื่อนย้ายข้อมูลและค่าใช้จ่ายด้านพลังงาน เราต้องเพิ่มพื้นที่จัดเก็บเข้าไปด้วย ไม่เผชิญ แรม หน่วยความจำเนื่องจากใช้หน่วยความจำ DRAM แต่อยู่ภายในโปรเซสเซอร์ กล่าวอีกนัยหนึ่ง ขนาดของแคชจะไม่เพิ่มขึ้นและการเพิ่มคอร์ใหม่จะน้อยกว่าที่คาดไว้เมื่อเทียบกับความคืบหน้าที่เรามีในช่วงไม่กี่ปีที่ผ่านมา เนื่องจากข้อจำกัดนี้เมื่อต้องปรับขนาดหน่วยความจำ SRAM จากโหนดหนึ่งเป็น อื่น.

เป็นปัญหาเฉพาะของ TSMC หรือไม่

ตั้งแต่ อินเทล เมื่อเร็วๆ นี้ตัดสินใจเป็นผู้ผลิตชิปไม่เพียงแต่สำหรับผลิตภัณฑ์ของตนเท่านั้น แต่ยังสำหรับบุคคลที่สามด้วย พวกเขาได้เข้าสู่การแข่งขันที่ดุเดือดกับโรงหล่อในไต้หวันเพื่อให้รายอื่นผลิตชิปของตน ในขณะนี้เราไม่ทราบความหนาแน่นของ SRAM ในโหนด Intel 4 ซึ่งจะเป็นโหนดที่จะตรงกับเวลาสำหรับชิ้นส่วนที่จะออกสู่ตลาด แม้ว่าทุกอย่างจะบ่งชี้ว่ากระบวนการของผู้ผลิตในอเมริกานั้นต่ำกว่า SRAM เล็กน้อยในแง่ของความหนาแน่น

ไม่ว่าในกรณีใด ทั้งหมดนี้บ่งชี้ว่าการพัฒนาการกำหนดค่าหน่วยความจำ 3DIC ที่ประกอบขึ้นจากชิปแบบเรียงซ้อนหลายตัวและถูกนำมาใช้โดย เอเอ็มดี ด้วย Ryzen X3D และ V-Cache จะเป็นโซลูชันทั่วไปในอนาคตมากกว่าที่เราคาดไว้ และไม่ใช่การทดลองง่ายๆ เนื่องจากจะเป็นวิธีเดียวที่จะใช้แคชระดับสุดท้ายที่มีความจุเพียงพอ เพื่อให้ข้อจำกัดในการปรับขนาด SRAM ไม่ส่งผลให้เกิดคอขวด วิธีแก้ไขอีกวิธีหนึ่งคือการสร้างชิปที่ใหญ่ขึ้น แต่ด้วยต้นทุนที่เพิ่มขึ้น เป็นที่ชัดเจนว่าฮาร์ดแวร์ที่หากมีราคาแพงในขณะนี้ ตกอยู่ในอันตรายที่จะกลายเป็นสินค้าฟุ่มเฟือย